Searching PAJ \*

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-038408

(43)Date of publication of application: 07.02.1995

(51)Int.CI.

H03K 19/0175 H03K 17/12 H03K 17/687 H03K 19/0948

(21)Application number: 05-178365

(71)Applicant: SHARP CORP

(22)Date of filing:

19.07.1993

(72)Inventor: KAWAISHI KANEO


TORIMARU YASUO

**SEMI ATSUSHI** 

#### (54) BUFFER CIRCUIT

#### (57)Abstract:

PURPOSE: To optimize the circuit characteristic of an inverter by blowing out a fuse section properly so as to disconnect part of Pchannel MOS transistors(TRs) or N-channel MOS TRs. CONSTITUTION: A PMOS selection circuit 4 of the buffer circuit is made up of (n-1) sets of adjustment P-channel MOS TRs QP2-QPn and an NMOS selection circuit 5 of the buffer circuit is made up of (n-1) sets of adjustment N-channel, MOS TRs QN2-QNn, Fuse sections FP2-FPn, FN2-FNn are wire sections formed to be interrupted on the surface of a chip. Any of the fuse sections FP2-FPn, FN2-FNn is selected as required in the final stage of the manufacture process and cut by laser trimming or the like. Moreover, pull-up resistors RP2-RPn and pull-down resistors RN2-RNn are respectively made of a polysilicon with a high resistance. Thus, an input terminal 1 of the buffer circuit is connected to a point of a power supply VDD via the resistors RP2-RPn and connects to ground via the resistors RN2-RNn, but the reduction in



#### **LEGAL STATUS**

[Date of request for examination]

£\_\_\_\_\_

the input impedance is almost avoided.

18.07.1997

[Date of sending the examiner's decision of rejection]

19.08.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

11-14986

[Date of requesting appeal against examiner's decision of 20.09.1999 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

		•	: , •
			•
			-
			-

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-38408

(43)公開日 平成7年(1995)2月7日


FΙ (51)Int.Cl. 識別記号 H03K 19/0175 17/12 9184-5J 17/687 19/0948 H03K 19/00 101 8321-5J 審査請求 未請求 請求項の数10 OL (全24頁) 最終頁に続く (71)出願人 000005049 特願平5-178365 (21)出願番号 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 (22)出願日 平成5年(1993)7月19日 河石 務雄 (72)発明者 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内 (72)発明者 鳥丸 安雄 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内 (72)発明者 瀬見 淳 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内 (74)代理人 弁理士 山本 秀策

## (54)【発明の名称】バッファ回路

#### (57)【要約】

【構成】 PチャンネルMOSトランジスタQPIに並列接続されたPMOS選択回路4の複数のPチャンネルMOSトランジスタQP2~QPnの各ゲートと、NチャンネルMOSトランジスタQN1に並列接続されたNMOS選択回路5の複数のNチャンネルMOSトランジスタQN2~QNnの各ゲートにヒューズ部FP1~FPn、FN1~FNnを接続した。

【効果】 適宜ヒューズ部 FP1~FPn、FN1~FNnを切断して一部のPチャンネルMOSトランジスタ QP2~QPn又はNチャンネルMOSトランジスタ QN2~QNnを切り離すことにより、インバータの回路特性を最適化することができるようになる。



## 【特許請求の範囲】

【請求項1】 入力信号を入力するための入力端子と、 該入力信号を反転させて出力信号に変える反転手段と、 該出力信号を出力するための出力端子とを有するパッフ ア回路であって、

該反転手段は、複数のPMOSトランジスタ及び複数の NMOSトランジスタを有し、

該複数のPMOSトランジスタのそれぞれのソースは電源に接続され、該複数のPMOSトランジスタのそれぞれのドレインは該出力端子接続され、該複数のPMOSトランジスタのそれぞれのゲートは該入力端子に接続され、

該複数のNMOSトランジスタのそれぞれのソースは接地され、該複数のNMOSトランジスタのそれぞれのドレインは該出力端子に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、該複数のPMOSトランジスタのうちの少なくとも1つのPMOSトランジスタのゲートは選択的に切断可能なヒューズ手段を介して該入力端子に接続されており、該複数のNMOSトランジスタのうちの少なくとも1つ 20のNMOSトランジスタのゲートは選択的に切断可能なヒューズ手段を介して該入力端子に接続されている、パッファ回路。

【請求項2】 前記複数のPMOSトランジスタのうち の少なくとも1つのPMOSトランジスタのゲートはプ ルアップ手段を介して前記電源端子に接続され、

前記複数のNMOSトランジスタのうちの少なくとも1つのNMOSトランジスタのゲートはプルアップ手段を介して前記接地端子に接続されている、請求項1に記載のバッファ回路。

【請求項3】 前記ブルアップ手段及び前記ブルダウン 手段は高抵抗ポリシリコンによって形成された抵抗体を 有している、請求項2に記載のバッファ回路。

【請求項4】 入力信号を入力するための入力端子と、 該入力信号を反転させて出力信号に変える反転手段と、 該出力信号を出力するための出力端子とを有するパッフ ア回路であって、

該反転手段は、複数のPMOSトランジスタ及び複数の NMOSトランジスタとを有し、

該複数のPMOSトランジスタのそれぞれのソースは電 40 源に接続され、該複数のPMOSトランジスタのそれぞれのドレインは該出力端子に接続され、該複数のPMOSトランジスタのそれぞれのゲートは該入力端子に接続され、

該複数のNMOSトランジスタのそれぞれのソースは接地され、該複数のNMOSトランジスタのそれぞれのドレインは該出力端子に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、該複数のPMOSトランジスタ及び該複数のNMOSトランジスタのうちの少なくとも1つのトランジスタのド50

レインは選択的に切断可能なヒューズ手段を介して該出 力端子に接続されている、バッファ回路。

【請求項5】 入力信号を入力するための入力端子と、該入力信号を反転させて反転信号に変える第1の反転手段と、該反転信号を出力するための第1の出力端子と、該第1の出力端子から出力された該反転信号をさらに反転させて出力信号に変える第2の反転手段と、該出力信号を出力するための第2の出力端子とを有するバッファ回路であって、

0 該第1の反転手段及び該第2の反転手段は、複数のPM OSトランジスタ及び複数のNMOSトランジスタとを 有し、

該第1の反転手段の該複数のPMOSトランジスタのそれぞれのソースは電源に接続され、該第1の反転手段の該複数のPMOSトランジスタのそれぞれのドレインは該第1の出力端子に接続され、該第1の反転手段の該複数のPMOSトランジスタのそれぞれのゲートは該入力端子に接続され、

該第1の反転手段の該複数のNMOSトランジスタのそれぞれのソースは接地され、該第1の反転手段の該複数のNMOSトランジスタのそれぞれのドレインは該第1の出力端子に接続され、該第1の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、

該第1の反転手段の該複数のPMOSトランジスタ及び 該複数のNMOSトランジスタのうちの少なくとも1つ のトランジスタのドレインは選択的に切断可能なヒュー ズ手段を介して該第1の出力端子に接続され、

該第2の反転手段の該複数のPMOSトランジスタのそ れぞれのソースは電源に接続され、該第2の反転手段の 該複数のPMOSトランジスタのそれぞれのドレインは 該第2の出力端子に接続され、該第2の反転手段の該複 数のPMOSトランジスタのそれぞれのゲートは該第1 の出力端子に接続され、

該第2の反転手段の該複数のNMOSトランジスタのそれぞれのソースは接地され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのドレインは該第2の出力端子に接続され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該第1の出力端子に接続され、

該第2の反転手段の該複数のPMOSトランジスタ及び 該複数のNMOSトランジスタのうちの少なくとも1つ のトランジスタのドレインは選択的に切断可能なヒュー ズ手段を介して該第2の出力端子に接続されている、バッファ回路。

【請求項6】 入力信号を入力するための入力端子と、 該入力信号を反転させて反転信号に変える第1の反転手 段と、該反転信号を出力するための第1の出力端子と、 該第1の出力端子から出力された該反転信号をさらに反 転させて出力信号に変える第2の反転手段と、該出力信 号を出力するための第2の出力端子とを有するパッファ 回路であって、

該第1の反転手段及び該第2の反転手段は、複数のPM OSトランジスタ及び複数のNMOSトランジスタとを 有し、

該第1の反転手段の該複数のPMOSトランジスタのそれぞれのソースは電源に接続され、該第1の反転手段の該複数のPMOSトランジスタのそれぞれのドレインは該第1の出力端子に接続され、該第1の反転手段の該複数のPMOSトランジスタのそれぞれのゲートは該入力 10 端子に接続され、

該第1の反転手段の該複数のNMOSトランジスタのそれぞれのソースは接地され、該第1の反転手段の該複数のNMOSトランジスタのそれぞれのドレインは該第1の出力端子に接続され、該第1の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、

該第1の反転手段の該複数のPMOSトランジスタ及び 該複数のNMOSトランジスタのうちの少なくとも1つ のトランジスタのソースは選択的に切断可能なヒューズ 20 手段を介して該第1の出力端子に接続され、

該第2の反転手段の該複数のPMOSトランジスタのそれぞれのソースは電源に接続され、該第2の反転手段の該複数のPMOSトランジスタのそれぞれのドレインは該第2の出力端子に接続され、該第2の反転手段の該複数のPMOSトランジスタのそれぞれのゲートは該第1の出力端子に接続され、

該第2の反転手段の該複数のNMOSトランジスタのそれぞれのソースは接地され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのドレインは該第2の出力端子に接続され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該第1の出力端子に接続され、

該第2の反転手段の該複数のPMOSトランジスタ及び 該複数のNMOSトランジスタのうちの少なくとも1つ のトランジスタのソースは選択的に切断可能なヒューズ 手段を介して該第2の出力端子に接続されている、バッファ回路。

【請求項7】 入力信号を入力するための入力端子と、 該入力信号を反転させて出力信号に変える反転手段と、 該出力信号を出力するための出力端子とを有するパッフ ア回路であって、

該反転手段は、複数のPMOSトランジスタ及び複数の NMOSトランジスタとを有し、

該複数のPMOSトランジスタのそれぞれのソースは電源に、該複数のPMOSトランジスタのそれぞれのドレインは該出力端子に、該複数のPMOSトランジスタのそれぞれのゲートは該入力端子にそれぞれ接続され、

該複数のNMOSトランジスタのそれぞれのソースは接 地され、該複数のNMOSトランジスタのそれぞれのド 50

レインは該出力端子に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、 該複数のPMOSトランジスタ及び該複数のNMOSトランジスタのうちの少なくとも1つのトランジスタのソースは選択的に切断可能なヒューズ手段を介して該電源端に接続されている、バッファ回路。

【請求項8】 第1の入力信号を入力する第1の入力端子と、該第1の入力信号を反転させて反転信号に変え得る反転手段と、該反転信号を出力するための出力端子と、第2の入力信号に応答して該反転信号を該出力端子に出力する出力制御手段とを有するバッファ回路であって、

該反転手段は、複数のPMOSトランジスタ及び複数の NMOSトランジスタを有し、

該複数のPMOSトランジスタのそれぞれのソースは電源に接続され、該複数のPMOSトランジスタのそれぞれのドレインは該出力制御手段に接続され、該複数のPMOSトランジスタのそれぞれのゲートは該第1の入力端子に接続され、

20 該複数のNMOSトランジスタのそれぞれのソースは接地され、該複数のNMOSトランジスタのそれぞれのドレインは該出力制御手段に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該第1の入力端子に接続され、

該複数のPMOSトランジスタのうちの少なくとも1つのPMOSトランジスタのドレインは選択的に切断することのできるヒューズ手段を介して他の該複数のPMOSトランジスタのドレインに接続されており、

該複数のNMOSトランジスタのうちの少なくとも1つのNMOSトランジスタのドレインは選択的に切断することのできるヒューズ手段を介して他の該複数のPMOSトランジスタのドレインに接続されている、バッファ回路。

【請求項9】 第1の入力信号を入力する第1の入力端子と、該第1の入力信号を反転させて反転信号に変え得る反転手段と、該反転信号を出力するための出力端子と、第2の入力信号に応答して該反転信号を該出力端子に出力する出力制御手段とを有するパッファ回路であって、

40 該反転手段は、複数のPMOSトランジスタ及び複数の NMOSトランジスタを有し、

該複数のPMOSトランジスタは電源端子と該出力制御手段との間に直列に接続され、該複数のPMOSトランジスタのそれぞれのゲートは該第1の入力端子に接続され、

該複数のNMOSトランジスタは該接地端子と該出力制御手段との間に直列に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該第1の入力端子に接続され

0 該複数のPMOSトランジスタのうちの少なくとも1つ

のPMOSトランジスタのドレインは選択的に切断する ことのできるヒューズ手段を介して該電源端子に接続さ れており、

該複数のNMOSトランジスタのうちの少なくとも1つ のNMOSトランジスタのドレインは選択的に切断する ことのできるヒューズ手段を介して該接地端子に接続さ れている、バッファ回路。

【請求項10】 複数のPMOSトランジスタ及び複数 のNMOSトランジスタからなる第2の反転回路を更に 有する、請求項8に記載のバッファ回路であって、 該第2の反転回路の該複数のPMOSトランジスタのそ れぞれのソースは電源に接続され、該第2の反転回路の 該複数のPMOSトランジスタのそれぞれのドレインは 前記出力制御手段に接続され、該第2の反転回路の該複 数のPMOSトランジスタのそれぞれのゲートは前記第 1の入力端子に接続され、

該第2の反転回路の該複数のNMOSトランジスタのそ れぞれのソースは接地され、該第2の反転回路の該複数 のNMOSトランジスタのそれぞれのドレインは該出力 制御手段に接続され、該第2の反転回路の該複数のNM 20 OSトランジスタのそれぞれのゲートは該第1の入力端 子に接続され、

該第2の反転回路の該複数のPMOSトランジスタのう ちの少なくとも 1 つのPMOSトランジスタのドレイン は選択的に切断することのできるヒューズ手段を介して 他の該第2の反転回路の該複数のPMOSトランジスタ のドレインに接続されており、

該第2の反転回路の該複数のNMOSトランジスタのう ちの少なくとも1つのNMOSトランジスタのドレイン は選択的に切断することのできるヒューズ手段を介して 30 他の該第2の反転回路の該複数のPMOSトランジスタ のドレインに接続されている、バッファ回路。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CMOS等のインバー タを用いたバッファ回路に関する。

### [0002]

【従来の技術】従来のCMOS[Complementary Metal-0 xide-Semiconductor]インバータを用いたバッファ回路 の一例を図17に示す。このバッファ回路は、1組の相 40 補型のPチャンネルMOSトランジスタ QPとNチャン ネルMOSトランジスタQNとで構成されている。そし て、PチャンネルMOSトランジスタ QPは、ソースが 電源VDDに接続されると共に、ドレインが出力端子2に 接続され、ゲートが入力端子1に接続されている。ま た、NチャンネルMOSトランジスタQNは、ソースが 接地GNDに接続されると共に、ドレインが出力端子2 に接続され、ゲートが入力端子1に接続されている。従 って、このバッファ回路は、入力端子1の論理レベルを 反転して出力端子2に出力するインバータとして機能す 50 る。

【0003】また、従来のCMOSインバータを用いた バッファ回路の他の例を図18に示す。このバッファ回 路は、相補型のPチャンネルMOSトランジスタQPの ソースが電源VDDに接続されゲートが入力端子1に接続 されると共に、NチャンネルMOSトランジスタQNの ソースが接地 GND に接続されドレインが出力端子 2 に 接続されゲートが入力端子1に接続される点は、上記図 17のバッファ回路と同じである。しかし、この図18 10 のバッファ回路は、さらに1組の相補型のPチャンネル MOSトランジスタQPOとNチャンネルMOSトランジ スタQNOを有し、PチャンネルMOSトランジスタQPO は、ドレインが出力端子2に接続されると共に、ソース がPチャンネルMOSトランジスタQPのドレインに接っ 続され、ゲートが制御入力端子3に接続されている。ま た、NチャンネルMOSトランジスタQNOは、ソースが 接地されると共に、ドレインが出力端子2に接続され、 ゲートが制御入力端子3に接続されている。従って、こ のバッファ回路は、制御入力端子3がローレベルの場合 には、PチャンネルMOSトランジスタ QPOがONとな りNチャンネルMOSトランジスタ QNOがOFFとなる。 ので、入力端子1の論理レベルを反転して出力端子2に 出力するインバータの機能がアクティブになるが、制御・ 入力端子3をハイレベルにすると、PチャンネルMOS トランジスタ QPOがOFFとなりNチャンネルMOSト ランジスタ QNOが ONとなるので、出力端子 2 は常時ロ ーレベルとなってインバータとしての機能が非アクティ **ブになる。** 上記図17や図18に示したバッファ回路 における主PMOSと主NMOSとなるPチャンネルM OSトランジスタQPとNチャンネルMOSトランジス タQNは、バッファ回路が所望の回路特性を持つように 設計されるが、製造プロセスのパラツキによっては必ず しもこの所望する回路特性が得られるとは限らない。 【0004】例えばこのバッファ回路をCMOS半導体 記憶装置の入力バッファとして用いる場合には、外部に 接続されるTTL[Transistor-Transistor-Logic]の論 理レベルとのインターフェイスをとるために、入力反転 電圧 VINVを 1. 5 V ~ 1. 6 V程度に設定し、最適な ノイズマージンが得られるように回路特性を設定する。 ここで、ノイズマージンは、入力反転電圧VINVと入力 される論理レベルのハイレベル又はローレベルとの差と して定義される。そして、SRAM[Static Random Acc ess Memory]等の半導体記憶装置における標準的なTT Lレベルは、ハイレベルが2.2Vでローレベルが0. 8 Vとなるため、入力反転電圧 VINVを 1.5 Vに設定 すれば、ハイレベル側とローレベル側にそれぞれ0.7 Vずつのノイズマージンを確保することができる。 【0005】以下に、入力反転電圧VINVをこのような 所望の値に設定するためのバッファ回路の設計手順を説

明する。まずバッファ回路の入力電圧をVI、電源電圧

をVo、PチャンネルMOSトランジスタ QPのゲイン定 数及びしきい値電圧をそれぞれβP、VTPとすると、こ のPチャンネルMOSトランジスタ QPを流れる電流 ID Pは数1で示される。

[0006]

【数1】

$$I_{DP} = \frac{\beta_P}{2} \left( V_1 - V_{DD} - V_{TP} \right)^2$$

【0007】また、NチャンネルMOSトランジスタQ 10 Nのゲイン定数及びしきい値電圧をそれぞれ $\beta$ N、VTNと すると、このNチャンネルMOSトランジスタ QNを流 れる電流 I DNは数2で示される。

[8000]

【数2】

$$I_{DN} = \frac{\beta_N}{2} \left( V_I - V_{TN} \right)^2$$

【0009】そして、入力電圧VIが入力反転電圧VINV に一致したときには IDP=IDNとなるので、この関係に 基づいて数1と数2から入力電圧VI、即ち入力反転電 圧VINVを求めると、数3で示すものとなる。

[0010] 【数3】

$$V_{INV} = V_{I} = \frac{V_{DD} + V_{TN} \cdot \sqrt{\frac{\beta_{N}}{\beta_{P}}} + V_{TP}}{1 + \sqrt{\frac{\beta_{N}}{\beta_{P}}}}$$

【0011】従って、この数3の右辺の各定数を適宜設

ことができる。

定することにより、所望する入力反転電圧VINVを得る

【0020】入力反転電圧VINVは、チャンネル幅WP、 WNとチャンネル長LP、LNによって調整可能であるこ とが分かる。従って、入力反転電圧VINVを所望の値に 設定するには、数4及び数5に示すチャンネル幅WP、 WNとチャンネル長LP、LNを適当な値に定めることに より、ゲイン定数比 $\beta$ N/ $\beta$ Pを調整すればよい。

【0021】即ち、例えば、電源VDDが5Vであり、し きい値電圧VTN、VTPがそれぞれ0.8V、-0.8V である場合には、チャンネル幅WP、WNとチャンネル長 LP、LNを適当な値に定めることによりゲイン定数比β N/BPが14.9となるように調整すれば、数3から入 50

【0012】ところで、MOSトランジスタの単位面積 当たりのゲート容量をCO、PチャンネルMOSトラン ジスタ QPのチャンネル幅 (ゲート幅とほぼ同じ) をW P、チャンネル長(ゲート長とほぼ同じ)を LP、キャリ ア移動度をμPとすると、PチャンネルMOSトランジ スタQPの駆動能力を表す上記ゲイン定数 BPは数4で表

[0013] 【数4】

$$\beta_P = \frac{W_P}{L_P} \cdot \mu_P \cdot C_0$$

【0014】NチャンネルMOSトランジスタ QNのチ ャンネル幅をWN、チャンネル長をLN、キャリア移動度 をμNとすると、NチャンネルMOSトランジスタQNの 駆動能力を表す上記ゲイン定数 BNは数5で表される。

[0015] 【数5】

$$\beta_{N} = \frac{W_{N}}{L_{N}} \cdot \mu_{N} \cdot C_{0}$$

【0016】そして、上記しきい値電圧VTP、VTNやキ ャリア移動度μP、μN及びゲート容量CO等のプロセス 定数は、製造プロセスに応じて一律に決定される。そこ で、このキャリア移動度μP、μNが同じで値であるとす ると、数3の式中のゲイン定数比 $\beta N/\beta P$ は数6とな

[0017]

【数6】

$$\frac{\beta_N}{\beta_P} = \frac{L_P W_N}{W_P L_N}$$

【0018】数3は数7に示すように変形されるので、

[0019]

$$V_{INV} = V_{I} = \frac{V_{DD} + V_{TN} \cdot \sqrt{\frac{L_{P}W_{N}}{W_{P}L_{N}}} + V_{TP}}{1 + \sqrt{\frac{L_{P}W_{N}}{W_{P}L_{N}}}}$$

カ反転電圧VINVを最適値の1.5Vに設定することが できる。

【0022】しかしながら、このようにチャンネル幅W P、WNとチャンネル長LP、LNを定めてバッファ回路を 製造したとしても、実際には製造プロセスのバラツキに よって上記プロセス定数が変動する場合があり、これに よって入力反転電圧VINVが設定とは異なる値になる と、ノイズマージンが悪化することになる。例えば、上 記設定において、プロセス定数の変動によりしきい値電 圧VTN、VTPがそれぞれ0.6V、-1.0Vになった とすると、入力反転電圧VINVは数3により1.3Vに

変化し、ローレベル側のノイズマージンが0.5 Vまで減少する。また、しきい値電圧 VTN、 VTPがそれぞれ 1.0 V、-0.6 Vになったとすると、入力反転電圧 V INVは1.7 Vに変化し、ハイレベル側のノイズマージンが0.5 Vまで減少する。

【0023】このように、バッファ回路を半導体集積回路の入力バッファとして用いる場合には、製造プロセスのバラッキによって回路特性が変動すると、ノイズマージンが十分に得られなくなることがある。

【0024】また、このバッファ回路を半導体集積回路の出力バッファとして用いる場合には、製造プロセスのバラツキが最悪の状態となった場合にも、少なくとも後段の回路を駆動し得るだけの駆動能力が得られるように十分に余裕のある設定を行う必要がある。そして、このような設定で製造を行った場合に、バッファ回路の駆動能力が最大となるようにプロセス定数が変動したとすると、このバッファ回路に流れる過大な電流によるノイズが問題となる。

【0025】例えば、図19に示すように、半導体集積 回路内の接地GNDとなる接地線21から引き出される 20 ボンディングワイヤ等に発生する直列寄生インダクタンスをLとして、バッファ回路の出力端子2がローレベルに変化する際にNチャンネルMOSトランジスタQNに電流が流れると、この直列寄生インダクタンスLの両端にノイズ電圧vsが発生する。そして、このノイズ電圧vsが接地線21上の接地ノイズとなって、回路動作や回路機能に悪影響を及ぼす可能性が生じる。このノイズ電圧vsは、NチャンネルMOSトランジスタQNに流れる電流IDNによる直列寄生インダクタンスLでの電圧降下によって発生するので、数8で表されることになり、 30電流IDNの微分値、即ち変化率が大きいほど大きな値となる。

【0026】 【数8】

$$v_{\bullet} = L \cdot \frac{d I_{DN}}{d t}$$

【0027】そして、バッファ回路の出力端子2に接続する負荷容量をCLとして、数9の近似を行い、

[0028]

【数9】

$$\Delta t = C_L \cdot \frac{V_{DD}}{I_{DN}}$$

【0029】かつ、NチャンネルMOSトランジスタQ Nを流れる電流IDNが一定であると仮定すると、数8は 数10に示すように変形され、

[0030]

【数10】

$$V_{s} = L \cdot \frac{\Delta l_{DN}}{\Delta t} = \frac{L \cdot l_{DN}^{2}}{C L \cdot V_{DD}}$$

【0031】さらにこれに上記数2を代入すると、ノイズ電圧vsは数11で表されるようになる。

[0032]

【数11】

$$v_a = \frac{\left(V_I - V_{TN}\right)^4}{4 V_{DD}} \cdot \frac{L \cdot \beta_N^2}{C_L}$$

【0033】ここで、電源電圧Voと入力電圧VIとをそれぞれどちらも5 Vとし、製造プロセスでの標準のプロセス定数がしきい値電圧VINについては0.8 Vであり $\beta$ N= $\beta$ N0の関係となる場合に、この製造プロセスにおいてバッファ回路の駆動能力を低下させる方向の最大のバラツキが発生して、しきい値電圧VINが1.0 Vとなり $\beta$ N=0.8  $\beta$ N0の関係に変動したとすると、数11 からこのときのノイズ電圧VSIは数12に示すものとなる。

【0034】 【数12】

$$V_{a1} = \frac{\theta. 19 L \cdot \beta_{N0}^2}{C_L}$$

【0035】また、このパッファ回路の駆動能力を向上させる方向の最大のパラッキが発生して、しきい値電圧 VTNが0.6Vとなり  $\beta N=1.2\beta N0$ の関係になったとすると、数11からこのときのノイズ電圧 vs2は数13に示すものとなる。

[0036]

【数13】

$$V_{a2} = \frac{27.0 L \cdot \beta_{N_0}^2}{C_L}$$

【0037】従って、製造プロセスのバラッキによって バッファ回路の駆動能力が最悪となった場合のノイズ電 圧vs1に比べ最高となった場合のノイズ電圧vs2は、数 14に示すように3.3倍に達する。

[0038]

【数14】

$$\frac{V_{s2}}{V_{s1}} = 3.3$$

【0039】この結果、バッファ回路を半導体集積回路の出力バッファとして用いる場合には、製造プロセスのバラツキによって駆動能力が最大となったときに3倍以上のノイズが発生し、これが半導体集積回路の誤動作の原因となるおそれがある。

【0040】なお、上記では接地線21上に発生する接地ノイズについて説明したが、半導体集積回路内の電源 VDDとなる電源線上にも同様に電源ノイズが発生し、これによっても半導体集積回路が誤動作を起こすおそれがある。

50 【0041】そこで、このようにバッファ回路を出力バ

ッファとして用いた場合に発生するノイズを低減させる ために、従来から図20又は図21に示すようなパッフ ァ回路の構成が提案されていた。

【0042】図20に示す従来のバッファ回路(特開昭 58-196725号公報記載)は、各PチャンネルM OSトランジスタと各NチャンネルMOSトランジスタのチャンネル幅とチャンネル長を調整することにより、これらが同時にONになることがないようにして、出力レベルの切り替え時に電源VDDから接地GNDに貫通して流れる電流を少なくし電源ノイズの発生を抑制するよりにしたものである。また、図21に示す従来のバッファ回路(特開昭58-196726号公報記載)は、出力トランジスタを分割させて動作させることにより、電流の立ち上がり時間を長くして電流の変化率を抑制し大きな電源ノイズが発生しないようにしたものである。

## [0043]

【発明が解決しようとする課題】ところが、上記図20 及び図21に示した従来のバッファ回路は、いずれも製造プロセスでのバラツキがいずれの状態になった場合にも電源ノイズを抑制し得るようにマージンを広くしたも 20のであるため、バラツキの発生具合によっては所望する回路特性が得られなくなるという問題があった。しかも、これら従来のバッファ回路では、入力バッファとして用いた場合にノイズマージンが十分に得られなくなるおそれがあるという不都合を解消することができないという問題もあった。

【0044】また、特開昭64-57491号公報には、半導体集積回路のタイミング設定回路の遅延特性をヒューズ手段によって調整する発明が開示されている。しかしながら、この発明は、直列接続される遅延回路の 30数をヒューズ手段によって調整可能にするものにすぎないので、バッファ回路の回路特性を直接調整するような技術はこれまで開発されていなかった。

【0045】本発明はこのような現状に鑑みてなされたものであり、製造プロセスでのバラツキをヒューズ手段によって修正し所望の回路特性を得ることができるバッファ回路を提供することが本発明の目的である。

### [0046]

【課題を解決するための手段】本発明のバッファ回路は、入力信号を入力するための入力端子と、該入力信号 40を反転させて出力信号に変える反転手段と、該出力信号を出力するための出力端子とを有するバッファ回路であって、該反転手段は、複数のPMOSトランジスタ及び複数のPMOSトランジスタを有し、該複数のPMOSトランジスタのそれぞれのドレインは該出力端子接続され、該複数のPMOSトランジスタのそれぞれのドレインは該出力端子接続され、該複数のPMOSトランジスタのそれぞれのソースは接地され、該複数のNMOSトランジスタのそれぞれのドレインは該出 50

力端子に接続され、該複数のNMOSトランジスタのそれぞれのゲートは該入力端子に接続され、該複数のPMOSトランジスタのうちの少なくとも1つのPMOSトランジスタのゲートは選択的に切断可能なヒューズ手段を介して該入力端子に接続されており、該複数のNMOSトランジスタのゲートは選択的に切断可能なヒューズ手段を介して該入力端子に接続されており、そのことにより上記目的が達成される。

【0047】また、前記複数のPMOSトランジスタのうちの少なくとも1つのPMOSトランジスタのゲートはブルアップ手段を介して前記電源端子に接続され、前記複数のNMOSトランジスタのうちの少なくとも1つのNMOSトランジスタのゲートはブルアップ手段を介して前記接地端子に接続されていてもよい。

【0048】更に、前記プルアップ手段及び前記プルダウン手段は高抵抗ポリシリコンによって形成された抵抗体を有していてもよい。

【0049】本発明の他のバッファ回路は、入力信号を 入力するための入力端子と、該入力信号を反転させて出 力信号に変える反転手段と、該出力信号を出力するため の出力端子とを有するバッファ回路であって、該反転手 段は、複数のPMOSトランジスタ及び複数のNMOS トランジスタとを有し、該複数のPMOSトランジスタ のそれぞれのソースは電源に接続され、該複数のPMO Sトランジスタのそれぞれのドレインは該出力端子に接 続され、該複数のPMOSトランジスタのそれぞれのゲ ートは該入力端子に接続され、該複数のNMOSトラン ジスタのそれぞれのソースは接地され、該複数のNMO Sトランジスタのそれぞれのドレインは該出力端子に接 続され、該複数のNMOSトランジスタのそれぞれのゲ ートは該入力端子に接続され、該複数のPMOSトラン ジスタ及び該複数のNMOSトランジスタのうちの少な くとも1つのトランジスタのドレインは選択的に切断可 能なヒューズ手段を介して該出力端子に接続されている ことにより上記目的が達成される。

【0050】本発明の他のバッファ回路は、入力信号を入力するための入力端子と、該入力信号を反転させて反転信号に変える第1の反転手段と、該反転信号を出力するための第1の出力端子と、該第1の出力端子から出力された該反転信号をさらに反転させて出力信号に変える第2の反転手段と、該出力信号を出力するための第2の出力端子とを有するバッファ回路であって、該第1の反転手段及び該第2の反転手段は、複数のPMOSトランジスタ及で複数のPMOSトランジスタのそれぞれのドレインは該第1の日本手段の該複数のPMOSトランジスタのそれぞれのゲートは該入力端子PMOSトランジスタのそれぞれのゲートは該入力端子

に接続され、該第1の反転手段の該複数のNMOSトラ ンジスタのそれぞれのソースは接地され、該第1の反転 手段の該複数のNMOSトランジスタのそれぞれのドレ インは該第1の出力端子に接続され、該第1の反転手段 の該複数のNMOSトランジスタのそれぞれのゲートは 該入力端子に接続され、該第1の反転手段の該複数のP MOSトランジスタ及び該複数のNMOSトランジスタ のうちの少なくとも1つのトランジスタのドレインは選 択的に切断可能なヒューズ手段を介して該第1の出力端 子に接続され、該第2の反転手段の該複数のPMOSト ランジスタのそれぞれのソースは電源に接続され、該第 2の反転手段の該複数のPMOSトランジスタのそれぞ れのドレインは該第2の出力端子に接続され、該第2の 反転手段の該複数のPMOSトランジスタのそれぞれの ゲートは該第1の出力端子に接続され、該第2の反転手 段の該複数のNMOSトランジスタのそれぞれのソース は接地され、該第2の反転手段の該複数のNMOSトラ ンジスタのそれぞれのドレインは該第2の出力端子に接 続され、該第2の反転手段の該複数のNMOSトランジ スタのそれぞれのゲートは該第1の出力端子に接続さ れ、該第2の反転手段の該複数のPMOSトランジスタ 及び該複数のNMOSトランジスタのうちの少なくとも 1つのトランジスタのドレインは選択的に切断可能なヒ ユーズ手段を介して該第2の出力端子に接続されている ことにより上記目的が達成される。

【0051】本発明の他のバッファ回路は、入力信号を 入力するための入力端子と、該入力信号を反転させて反 転信号に変える第1の反転手段と、該反転信号を出力す るための第1の出力端子と、該第1の出力端子から出力 された該反転信号をさらに反転させて出力信号に変える 第2の反転手段と、該出力信号を出力するための第2の 出力端子とを有するパッファ回路であって、該第1の反 転手段及び該第2の反転手段は、複数のPMOSトラン ジスタ及び複数のNMOSトランジスタとを有し、該第 1の反転手段の該複数のPMOSトランジスタのそれぞ れのソースは電源に接続され、該第1の反転手段の該複 数のPMOSトランジスタのそれぞれのドレインは該第 1の出力端子に接続され、該第1の反転手段の該複数の PMOSトランジスタのそれぞれのゲートは該入力端子 に接続され、該第1の反転手段の該複数のNMOSトラ 40 ンジスタのそれぞれのソースは接地され、該第1の反転 手段の該複数のNMOSトランジスタのそれぞれのドレ インは該第1の出力端子に接続され、該第1の反転手段 の該複数のNMOSトランジスタのそれぞれのゲートは 該入力端子に接続され、該第1の反転手段の該複数のP MOSトランジスタ及び該複数のNMOSトランジスタ のうちの少なくとも1つのトランジスタのソースは選択 的に切断可能なヒューズ手段を介して該第1の出力端子 に接続され、該第2の反転手段の該複数のPMOSトラ ンジスタのそれぞれのソースは電源に接続され、該第2

の反転手段の該複数のPMOSトランジスタのそれぞれのドレインは該第2の出力端子に接続され、該第2の反転手段の該複数のPMOSトランジスタのそれぞれのゲートは該第1の出力端子に接続され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのソースは接地され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該第2の出力端子に接続され、該第2の反転手段の該複数のNMOSトランジスタのそれぞれのゲートは該第1の出力端子に接続され、該第2の反転手段の該複数のPMOSトランジスタ及び該複数のNMOSトランジスタのうちの少なくとも1つのトランジスタのソースは選択的に切断可能なヒューズ手段を介して該第2の出力端子に接続されていることにより上記目的が達成される。

【0052】本発明の他のバッファ回路は、入力信号を 入力するための入力端子と、該入力信号を反転させて出 力信号に変える反転手段と、該出力信号を出力するため の出力端子とを有するバッファ回路であって、該反転手 段は、複数のPMOSトランジスタ及び複数のNMOS トランジスタとを有し、該複数のPMOSトランジスタ のそれぞれのソースは電源に、該複数のPMOSトラン ジスタのそれぞれのドレインは該出力端子に、該複数の PMOSトランジスタのそれぞれのゲートは該入力端子 にそれぞれ接続され、該複数のNMOSトランジスタの それぞれのソースは接地され、該複数のNMOSトラン ジスタのそれぞれのドレインは該出力端子に接続され、 該複数のNMOSトランジスタのそれぞれのゲートは該 入力端子に接続され、該複数のPMOSトランジスタ及 び該複数のNMOSトランジスタのうちの少なくとも1 つのトランジスタのソースは選択的に切断可能なヒュー ズ手段を介して該電源端に接続されていることにより上 記目的が達成される。

【0053】本発明の他のバッファ回路は、第1の入力 信号を入力する第1の入力端子と、該第1の入力信号を 反転させて反転信号に変え得る反転手段と、該反転信号 を出力するための出力端子と、第2の入力信号に応答し て該反転信号を該出力端子に出力する出力制御手段とを 有するパッファ回路であって、該反転手段は、複数のP MOSトランジスタ及び複数のNMOSトランジスタを 有し、該複数のPMOSトランジスタのそれぞれのソー スは電源に接続され、該複数のPMOSトランジスタの それぞれのドレインは該出力制御手段に接続され、該複 数のPMOSトランジスタのそれぞれのゲートは該第1 の入力端子に接続され、該複数のNMOSトランジスタ のそれぞれのソースは接地され、該複数のNMOSトラ ンジスタのそれぞれのドレインは該出力制御手段に接続 され、該複数のNMOSトランジスタのそれぞれのゲー トは該第1の入力端子に接続され、該複数のPMOSト ランジスタのうちの少なくとも1つのPMOSトランジ スタのドレインは選択的に切断することのできるヒュー

ズ手段を介して他の該複数のPMOSトランジスタのドレインに接続されており、該複数のNMOSトランジスタのうちの少なくとも1つのNMOSトランジスタのドレインは選択的に切断することのできるヒューズ手段を介して他の該複数のPMOSトランジスタのドレインに接続されていることにより上記目的が達成される。

【0054】本発明の他のバッファ回路は、第1の入力 信号を入力する第1の入力端子と、該第1の入力信号を 反転させて反転信号に変え得る反転手段と、該反転信号 を出力するための出力端子と、第2の入力信号に応答し 10 て該反転信号を該出力端子に出力する出力制御手段とを 有するバッファ回路であって、該反転手段は、複数のP MOSトランジスタ及び複数のNMOSトランジスタを 有し、該複数のPMOSトランジスタは電源端子と該出 力制御手段との間に直列に接続され、該複数のPMOS トランジスタのそれぞれのゲートは該第1の入力端子に 接続され、該複数のNMOSトランジスタは該接地端子 と該出力制御手段との間に直列に接続され、該複数のN MOSトランジスタのそれぞれのゲートは該第1の入力 端子に接続され、該複数のPMOSトランジスタのうち 20 の少なくとも1つのPMOSトランジスタのドレインは 選択的に切断することのできるヒューズ手段を介して該 電源端子に接続されており、該複数のNMOSトランジ スタのうちの少なくとも1つのNMOSトランジスタの ドレインは選択的に切断することのできるヒューズ手段 を介して該接地端子に接続されていることにより上記目 的を達成できる。

【0055】また、複数のPMOSトランジスタ及び複 数のNMOSトランジスタからなる第2の反転回路を更 に有し、該第2の反転回路の該複数のPMOSトランジ スタのそれぞれのソースは電源に接続され、該第2の反 転回路の該複数のPMOSトランジスタのそれぞれのド レインは前記出力制御手段に接続され、該第2の反転回 路の該複数のPMOSトランジスタのそれぞれのゲート は前記第1の入力端子に接続され、該第2の反転回路の 該複数のNMOSトランジスタのそれぞれのソースは接 地され、該第2の反転回路の該複数のNMOSトランジ スタのそれぞれのドレインは該出力制御手段に接続さ れ、該第2の反転回路の該複数のNMOSトランジスタ のそれぞれのゲートは該第1の入力端子に接続され、該 40 第2の反転回路の該複数のPMOSトランジスタのうち の少なくとも1つのPMOSトランジスタのドレインは 選択的に切断することのできるヒューズ手段を介して他 の該第2の反転回路の該複数のPMOSトランジスタの ドレインに接続されており、該第2の反転回路の該複数 のNMOSトランジスタのうちの少なくとも1つのNM OSトランジスタのドレインは選択的に切断することの できるヒューズ手段を介して他の該第2の反転回路の該 複数のPMOSトランジスタのドレインに接続されてい てもよい。

[0056]

【作用】本発明のバッファ回路によれば、反転回路のヒューズ手段が切断されていない状態では、反転回路の全てのPMOSトランジスタが電源と出力端子との間で並列に接続されるので、全てのPMOSトランジスタは一体となってPチャンネルMOSトランジスタとして機能する。そして、この場合、一体となったPチャンネルMOSトランジスタの実質のチャンネル幅は、全てのPMOSトランジスタの各チャンネル幅の総和となる。従って、ヒューズ手段を選択的に切断して一部のPMOSトランジスタを反転回路から切り離すと、一体となったPチャンネルMOSトランジスタの実質のチャンネル幅は、残ったPMOSトランジスタの各チャンネル幅の総和に変更される。

【0057】また、反転回路のヒューズ手段が切断されていない状態では、反転回路の全てのNMOSトランジスタが接地と出力端子との間で並列に接続されるので、これらの全てのNMOSトランジスタは一体となってNチャンネルMOSトランジスタとして機能する。そして、この場合、一体となったNチャンネルMOSトランジスタの実質のチャンネル幅は、全てのNMOSトランジスタの各チャンネル幅の総和となる。従って、ヒューズ手段を選択的に切断して一部のNMOSトランジスタを反転回路から切り離すと、一体となったNチャンネルMOSトランジスタの実質のチャンネル幅は、残ったNMOSトランジスタの各チャンネル幅の総和に変更される。

【0058】そして、上記一体となったPチャンネルM OSトランジスタとNチャンネルMOSトランジスタは インパータを形成する。

【0059】この結果、バッファ回路の各MOSトランジスタの形成後に測定した回路特性が不適当であった場合に、反転回路のヒューズ手段を適宜切断することにより一体となったPチャンネルMOSトランジスタとNチャンネルMOSトランジスタのチャンネル幅を変更することができるので、これによって一体となったMOSトランジスタの駆動能力を調整し、又はこれらのインバータとしての入力反転電圧を調整して回路特性を所望する値に変更することができるようになる。

40 【0060】本発明の他のバッファ回路によれば、反転回路のヒューズ手段が全て切断された状態では、反転回路の全てのPMOSトランジスタを電源と出力端子との間で直列に接続することができ、これらの全てのPMOSトランジスタを一体となってPチャンネルMOSトランジスタとして機能させることができる。そして、この場合、一体となったPチャンネルMOSトランジスタの実質のチャンネル長は、全てのPMOSトランジスタの各チャンネル長の総和となる。従って、ヒューズ手段を選択的に切断し又は切断を回避してPMOSトランジスタのタを直列回路から切り離すと、一体となったPチャンネ

ルMOSトランジスタの実質のチャンネル長は、残った PMOSトランジスタの各チャンネル長の総和に変更される。

【0061】また、反転回路のヒューズ手段が全て切断された状態では、反転回路の全てのNMOSトランジスタを接地と出力端子との間で直列に接続することができ、全てのNMOSトランジスタを一体となってNチャンネルMOSトランジスタとして機能させることができる。そして、この場合、一体となったNチャンネルMOSトランジスタの実質のチャンネル長は、全てのNMO10Sトランジスタの各チャンネル長の総和となる。従って、ヒューズ手段を選択的に切断し又は切断を回避して調整用NMOSを直列回路から切り離すと、一体となったNチャンネルMOSトランジスタの実質のチャンネル長は、残ったNMOSトランジスタの各チャンネル長の総和に変更される。

【0062】そして、上記一体となったPチャンネルM OSトランジスタとNチャンネルMOSトランジスタは インパータを形成する。

【0063】この結果、バッファ回路の各MOSトラン 20 ジスタの形成後に測定した回路特性が不適当であった場合に、直列PMOS選択回路と直列NMOS選択回路のヒューズ手段を適宜切断し又は切断を回避することにより一体となったPチャンネルMOSトランジスタとNチャンネルMOSトランジスタのチャンネル長を変更することができるので、これによって一体となったMOSトランジスタの駆動能力を調整し、又はこれらのインバータとしての入力反転電圧を調整して回路特性を所望する値に変更することができるようになる。

【0064】直列接続された調整用PMOS及び調整用 30 NMOSは、ソースードレイン間を短絡することにより 直列回路から切り離すことができる。

[0065]

【実施例】以下、図面を参照しながら、本発明の実施例 を詳述する。

【0066】図1及び図2は本発明の第1実施例を示すものであって、図1はバッファ回路の概略回路図、図2はバッファ回路の回路図である。なお、上記図17に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。

【0067】第1の実施例のバッファ回路は、PMOS選択回路とNMOS選択回路を用い、調整用PMOSと調整用NMOSのゲートにヒューズ手段を設けたバッファ回路である。

【0068】第1の実施例のバッファ回路は、図1に示すように、1組の相補型のPチャンネルMOSトランジスタQP1(主PMOS)及びNチャンネルMOSトランジスタQN1(主NMOS)とPMOS選択回路4及びNMOS選択回路5とで構成されている。PチャンネルMOSトランジスタQP1は、ソースが電源VDDに接続され50

ると共に、ドレインがバッファ回路の出力端子2に接続され、ゲートがバッファ回路の入力端子1に接続されている。また、NチャンネルMOSトランジスタQN1は、ソースが接地GNDに接続されると共に、ドレインが出力端子2に接続され、ゲートが入力端子1に接続されている。そして、PMOS選択回路4は、PチャンネルMOSトランジスタQP1のソース、ドレイン及びゲートに並列に接続され、NMOS選択回路5は、NチャンネルMOSトランジスタQN1のソース、ドレイン及びゲートに並列に接続されている。

【0069】PMOS選択回路4は、図2に示すように、n-1個のPチャンネルMOSトランジスタQP2~QPn (調整用PMOS) からなる。これらのPチャンネルMOSトランジスタQP2~QPnは、それぞれのソースがPチャンネルMOSトランジスタQP1のソースに共通に接続されると共に、それぞれのドレインがPチャンネルMOSトランジスタQP1のドレインに共通に接続される。そして、これらのPチャンネルMOSトランジスタQP2~QPnのゲートは、それぞれヒューズ部FP2~FPnを介してPチャンネルMOSトランジスタQP1のゲートに共通に接続されている。また、これらPチャンネルMOSトランジスタQP2~QPnのゲートは、それぞれプルアップ抵抗RP2~RPnを介してPチャンネルMOSトランジスタQP1のソースに共通に接続され、結果的に電源VDDに接続されることになる。

【0070】NMOS選択回路5は、n-1個のNチャンネルMOSトランジスタQN2~QNn(調整用NMOS)からなる。これらのNチャンネルMOSトランジスタQN2~QNnは、それぞれのソースがNチャンネルMOSトランジスタQN1のソースに共通に接続されると共に、それぞれのドレインがNチャンネルMOSトランジスタQN1のドレインに共通に接続される。そして、これらのNチャンネルMOSトランジスタQN2~QNnのゲートは、それぞれヒューズ部FN2~FNnを介してNチャンネルMOSトランジスタQN1のゲートに共通に接続されている。また、これらNチャンネルMOSトランジスタQN1のゲートは、それぞれブルアップ抵抗RN2~RNnを介してNチャンネルMOSトランジスタQN1のソースに共通に接続され、結果的に接地GNDに接続されることになる。

【0071】上記ヒューズ部FP2~FPn、FN2~FNnは、チップ表面で切断可能となるように形成された配線部分である。そして、これらのヒューズ部FP2~FPn、FN2~FNnは、製造プロセスの最終段階において必要な場合に選択され、レーザトリミング等によって切断される。また、ブルアップ抵抗RP2~RPn及びブルダウン抵抗RN2~RNnは、それぞれ高抵抗のポリシリコンによって形成されている。従って、バッファ回路の入力端子1がブルアップ抵抗RP2~RPnを介して電源VDDに接続されると共にブルダウン抵抗RN2~RNnを介して接地GN

Dに接続されることになるが、このような高抵抗のポリシリコンを用いることにより入力インピーダンスが低下するようなことがほとんどなくなる。なお、SRAM等においては、メモリセルの負荷に高抵抗のポリシリコンを用いるものがあり、このようなSRAM等に本実施例のバッファ回路を利用する場合には、これらのブルアップ抵抗RP2~RPn及びブルダウン抵抗RN2~RNnも同じポリシリコンを用いて同時に形成することができる。

【0072】上記構成のバッファ回路は、全てのPチャ ンネルMOSトランジスタQP1~QPnと全てのNチャン 10 ネルMOSトランジスタQN1~QNnとがそれぞれ一体と なってインバータとして動作する。即ち、入力端子1に 入力反転電圧VINVより高レベルの電圧が入力される と、PチャンネルMOSトランジスタQP1~QPnがOF Fとなり電源VDDとの間が遮断されると共に、Nチャン ネルMOSトランジスタQN1~QNnがONとなって接地 GNDとの間が導通するので、出力端子2からローレベ ルが出力される。また、入力端子1に入力反転電圧VIN Vより低レベルの電圧が入力されると、PチャンネルM OSトランジスタ QP1~QPnがONとなり電源 VDDとの 20 間が導通すると共に、NチャンネルMOSトランジスタ QN1~QNnがOFFとなって接地GNDとの間が遮断さ れるので、出力端子2からハイレベルが出力される。 【0073】第1の実施例のバッファ回路を入力バッフ

ァとして用いる場合、電源VDDを5Vとし、製造プロセ スでの標準のプロセス定数のしきい値電圧VTN、VPNが それぞれ0.8V、-0.8Vであったとすると、入力 反転電圧 VINVの最適な値として1.5 Vを得るために は、上記数3より一体となったPチャンネルMOSトラ ンジスタ QP1~QPnと一体となった NチャンネルMOS トランジスタ QN1~QNnの実質的なゲイン定数比 $\beta$ N/ BPが14.9となるように調整すればよい。そして、 これらPチャンネルMOSトランジスタ QP1~QPnとN チャンネルMOSトランジスタ QN1~QNnはそれぞれ並 列接続されていることから、実質的なチャンネル幅が各 MOSトランジスタQのチャンネル幅の和となり、チャ ンネル長が一定であるとすると上記数4、数5からゲイ ン定数も各MOSトランジスタQの和で定まる。従っ て、ゲイン定数比 $\beta$ N/ $\beta$ Pが14.9となるようなゲイ ン定数 $\beta$ N、 $\beta$ Pを各PチャンネルMOSトランジスタQP1~QPnとNチャンネルMOSトランジスタQN1~QNn に割り当て、数4及び数5に基づいてそれぞれのMOS トランジスタQのチャンネル幅WP、WN及びチャンネル 長LP、LNを設定して製造を行う。

【0074】上記入力バッファの設定を行って半導体集 積回路を製造した場合、ウェーハプロセスの最終段階の テスト工程において、ウェーハ上のTEG[Test Elemen t Group]のトランジスタ特性を測定し、所望した特性が 得られているかどうかの検査を行う。そして、もし製造 プロセスのバラッキによってプロセス定数が変動し所望 50

の特性が得られなかったときには、トランジスタ特性の 測定によって得たプロセス定数から数 3 に基づいて入力 反転電圧 V INVを最適な 1.5 V とするために必要とさ れるゲイン定数比 $\beta$  N/ $\beta$  Pを再計算し、この修正したゲイン定数比 $\beta$  N/ $\beta$  Pの値からヒューズ部 F P2~F Pn、F N2~F Nnの切断箇所を決定する。

【0075】例えばTEGのトランジスタ特性を測定し た結果、プロセス定数のしきい値電圧VTN、VPNがそれ ぞれ0.6V、-1.0Vになっていたとすると、ゲイ ン定数比 $\beta N/\beta P$ が14.9であるため、数3より入力 反転電圧 VINVは1.3 Vとなり、ローレベル側のノイ ズマージンが 0.5 Vまで減少する。そこで、逆にこの 数3より入力反転電圧VINVを1.5Vとするために必 要なゲイン定数比 $\beta N/\beta P$ を求めると7.71となる。 また、本実施例のバッファ回路に用いる各MOSトラン ジスタQはチャンネル幅WP、WN及びチャンネル長L P、LNがそれぞれ全て同じに形成されているとすると、 n-1個のヒューズ部FN2~FNnのうちのm個を切断し たときのNチャンネルMOSトランジスタ QN1~QNnの 全体のゲイン定数βNはn分のn-mに減少する。従っ て、この場合に、バッファ回路が10個 (n=10) ず つのMOSトランジスタQで構成されているとして、ヒ ューズ部FN2~FNnのうちの5個を切断すると、ゲイン 定数 $\beta$ Nは2分の1に減少し、14.9であったゲイン 定数比βN/βPが7. 45 (=14.9/2) に変更さ れる。そして、このゲイン定数比 $\beta$ N/ $\beta$ Pの7.45の 値は、上記7.71に近い値となるので、これを数3に 代入して入力反転電圧VINVを計算すると1.51Vと なり、所望する1.5Vにほぼ一致することになる。こ の結果、バッファ回路を入力バッファとして用いた場 合、上記事例では、ヒューズ部FN2~FNnのうちの5個 を切断すれば、ほぼ所望する入力反転電圧VINVを得る ことができるようになる。

【0076】また、第1の実施例のバッファ回路を出力 バッファとして用いる場合には、製造プロセスにおいて MOSトランジスタQの駆動能力を低下させる方向に最 大のバラツキが発生した場合にも、仕様上の最低限の駆 動能力が発揮されるように、MOSトランジスタQのチ ャンネル幅WP、WN及びチャンネル長LP、LNを設定す る必要がある。このため、製造プロセスでのバラツキが 駆動能力を向上させる方向に発生した場合には、出力レ ベルの切り替え時にMOSトランジスタQに急速に過大 な電流が流れ、大きなノイズが発生する。例えば、第1 の実施例のバッファ回路の入力端子1の電圧がローレベ ルからハイレベルに変化すると、NチャンネルMOSト ランジスタQN1~QNnがONとなって出力端子2がロー レベルに変化する。そして、この際、駆動能力を向上さ せる方向のバラッキが発生していると、負荷側から出力 端子2を介してこれらNチャンネルMOSトランジスタ QN1~QNnに大きな電流 I DNが流れ、この電流 I DNの変

化率も大きくなるので、上記数8や数10に示したノイズ電圧vsが大きなものとなる。

【0077】そこで、このような出力バッファを備えた 半導体集積回路を製造した場合には、ウェーハプロセス の最終段階のテスト工程において、ウェーハ上のTEG のトランジスタ特性を測定し、所望した特性が得られて いるかどうかの検査を行う。そして、もし製造プロセス のバラツキによってプロセス定数が変動しMOSトランジスタQの駆動能力が高くなりすぎたときには、ヒューズ部FP2~FPn、FN2~FNnを適宜切断して、これらの 10 MOSトランジスタQの全体としての駆動能力を低下させることにより、立ち上がり時間又は立ち下がり時間を 長くして、電流の変化率を小さくしノイズを減少させる。

【0079】そこで、上記入力バッファの場合と同様に、バッファ回路が10個ずつのMOSトランジスタQで構成されているとして、NチャンネルMOSトランジスタQN1~QNnのゲートに接続されるヒューズ部FN2~FNnのうちの4個を切断すると、ゲイン定数 $\beta$ Nは10分の10-4、即ち0.6倍に減少する。そして、数13におけるゲイン定数 $\beta$ Nに代えて切断後のゲイン定数0.6 $\beta$ Nを代入すると、このときのノイズ電圧vs3は数15に示すように上記ノイズ電圧vs2の0.36倍(0.6の2乗)となり、

[0080]

【数15】

$$v_{*3} = \frac{9.72 L \cdot \beta_{N_0}^2}{C_L}$$

【0081】ノイズ電圧vs1に対しては、数16に示すように1.19倍まで改善される。

[0082]

【数16】

$$\frac{V_{83}}{V_{81}} = 1.19$$

【0083】この結果、バッファ回路を出力バッファとして用いる場合、上記事例では、ヒューズ部FN2~FNnのうちの4個を切断すれば、ノイズの発生を所望する値近くまで低減することができる。

【0084】以上説明したように、第1の実施例のバッファ回路は、製造プロセスのバラツキによってプロセス定数が変動した場合にも、PMOS選択回路4とNMOS選択回路5のヒューズ部FP2~FPn、FN2~FNnを適宜切断することにより、所望する回路特性を得ることができるようになる。

【0085】図3は本発明の第2の実施例のバッファ回路を示す回路図である。なお、上記図2に示した第1の実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0086】第2の実施例のバッファ回路は、PMOS 選択回路とNMOS選択回路を用い、調整用PMOSと 調整用NMOSのドレインにヒューズ手段を設けたバッ ファ回路である。

【0087】第2の実施例のバッファ回路は、n組の相 補型のPチャンネルMOSトランジスタ QP1~QPnとN チャンネルMOSトランジスタ QN1~QNnとで構成され ている。n個のPチャンネルMOSトランジスタ QP1~ QPnは、それぞれのソースが電源VDDに共通に接続される ると共に、それぞれのゲートが入力端子1に共通に接続 されている。そして、これらのPチャンネルMOSトラ ンジスタ QP1~QPnのドレインは、それぞれヒューズ部 FP1~FPnを介して出力端子2に共通に接続されてい る。また、n個のNチャンネルMOSトランジスタ QN1 ~QNnは、それぞれのソースが接地GNDに共通に接続 されると共に、それぞれのゲートが入力端子1に共通に 接続されている。そして、これらのNチャンネルMOS トランジスタ QN1~ QNnのドレインは、それぞれヒュー ズ部FN1~FNnを介して出力端子2に共通に接続されて 30 いる。

【0088】即ち、第2の実施例では、上記図1に示したPMOS選択回路4をn-1個のPチャンネルMOSトランジスタQP2~QPnで構成すると共に、NMOS選択回路5をn-1個のNチャンネルMOSトランジスタQN2~QNnで構成し、主PMOS及び主NMOSとなるPチャンネルMOSトランジスタQP1とNチャンネルMOSトランジスタQN1にもそれぞれヒューズ部FP1とヒューズ部FN1を設けたものである。従って、ここでは、主PMOS及び主NMOSと調整用PMOS及び調整用40 NMOSを特に区別しない。

【0089】上記構成のバッファ回路も、ヒューズ部下P1~FPn、FN1~FNnを適宜切断することにより、任意のMOSトランジスタQを切り離すことができるので、第1実施例の場合と同様に、製造プロセスのバラツキによってプロセス定数が変動した場合に、回路特性を修正することができるようになる。

【0090】なお、第2の実施例の場合には、ヒューズ 部FPI~FPn、FN1~FNnを切断することにより当該M OSトランジスタQを完全に切り離すことができるの

50 で、第1実施例の場合にこのMOSトランジスタQの不

用意な動作を防止するために設けたブルアップ抵抗RP2~RPnやブルダウン抵抗RN2~RNnは不要となる。

【0091】図4は本発明の第3の実施例を示すものであって、バッファ回路によって出力バッファを構成した場合の回路図である。なお、上記図3に示した第2実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0092】第3の実施例は、バッファ回路を半導体集積回路の出力バッファとして用いた場合を示す。

【0093】第3の実施例で用いられるバッファ回路は、第2実施例で示したものと同じである。ただし、上記図3に示したバッファ回路の入力端子1は分割され、それぞれNAND回路8の出力がPチャンネルMOSトランジスタQP1~QPnのゲートに共通に接続されると共に、NOR回路9の出力がNチャンネルMOSトランジスタQN1~QNnのゲートに共通に接続されるようになっている。NAND回路8は、一方の入力がデータ入力端子10に接続されると共に、他方の入力がインバータ回路11を介して出力許可端子12に接続されている。また、NOR回路9は、一方の入力が同じデータ入力端子10に接続されると共に、他方の入力が直接出力許可端子12に接続されている。

【0094】従って、この出力パッファは、出力許可端子12がローレベル(アクティブ)の場合にデータ入力端子10に送り込まれたデータを非反転のハイレベル又はローレベルとして出力端子2から出力する。また、出力許可端子12がハイレベルの場合には、出力端子2がハイインピーダンスとなる。

【0095】ここで、出力許可端子12がローレベルの 状態で、データ入力端子10のデータがローレベルから ハイレベルに変化したとすると、NAND回路8の出力 はハイレベルからローレベルに変わり、PチャンネルM OSトランジスタ QP1~QPnがONとなって出力端子2 がローレベルからハイレベルに切り替わる。そして、こ れらのPチャンネルMOSトランジスタQP1~QPnの駆 動能力が高すぎると、このときに電源VDDから出力端子 2に大きな電流が流れ電流の変化率も大きくなるので、 電源ノイズの影響が避けられなくなる。また、出力許可 端子12がローレベルの状態で、データ入力端子10の データが逆に変化したとすると、NOR回路9の出力が ローレベルからハイレベルに変わり、NチャンネルMO SトランジスタQN1~QNnがONとなって出力端子2が ハイレベルからローレベルに切り替わる。そして、これ らのNチャンネルMOSトランジスタQN1~QNnの駆動 能力が高すぎると、このときに負荷側から出力端子2を 介して接地GNDに大きな電流が流れ電流の変化率も大 きくなるので、接地ノイズの影響が避けられなくなる。 【0096】そこで、第3の実施例の場合には、ウェー ハ上のTEGでの出力端子2の電圧レベル変化を測定

と比較検討することによりヒューズ部FP1~FPn、FN1 ~FNnの切断箇所を決定するようにしている。そして、 ウェーハテストの前に適宜ヒューズ部FP1~FPn、FN1 ~FNnの切断を行ってMOSトランジスタQを最適な駆 動能力とすることにより、電流の変化率を小さくしノイ ズの抑制を図る。例えば電源ノイズが大きい場合には、 PチャンネルMOSトランジスタQP1~QPnのドレイン に接続されるヒューズ部FP1~FPnの一部を切断し、接 地ノイズが大きい場合には、NチャンネルMOSトラン ジスタQN1~QNnのドレインに接続されるヒューズ部F N1~FNnの一部を切断することにより、それぞれのノイ ズを低減する。

【0097】なお、第3の実施例の場合にも、第1実施例と同様の方法でヒューズ部FP1~FPn、FN1~FNnの切断箇所を決定することができる。

【0098】図5~図8は本発明の第4の実施例を示すものであって、図5はバッファ回路によって出力バッファを構成した場合の回路図、図6は図5の出力バッファのインバータ回路として用いられたバッファ回路の回路図、図7はヒューズ部切断前の出力バッファの動作を示すタイムチャート、図8はヒューズ部切断後の出力バッファの動作を示すタイムチャートである。なお、上記図3に示した第2の実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0099】ここでは、図5に示した出力バッファにおいて、出力段トランジスタQPa、QNaのゲートにそれぞれ接続される4個のインバータ回路13~16として本実施例のバッファ回路を用いた場合を示す。これらのインバータ回路13~16として用いたバッファ回路は、図6に示すように、それぞれ上記図3に示した第2実施例のものと同じ構成である。また、この出力バッファの入力側に設けられたNAND回路8、NOR回路9、データ入力端子10、インバータ回路11及び出力許可端子12は、上記図4に示した第3実施例のものと同じ構成である。

【0100】上記構成の出力パッファにおいて、出力許可端子12がローレベルの状態で、データ入力端子10のデータがローレベルからハイレベルに変化したとすると、インパータ回路14の出力はハイレベルからローレベルに変わり、出力段トランジスタ QPaがONとなる。ところが、出力パッファの製造プロセスのパラツキによってインパータ回路13、14の駆動能力が必要以上に高くなると、図7に示すように、このインパータ回路14の出力電圧レベルの変化が急瞬なものとなり、これに伴って出力段トランジスタ QPaの出力電圧も急激に変化する。

きくなるので、接地ノイズの影響が避けられなくなる。【0101】そこで、図6に示したインバータ回路1【0096】そこで、第3の実施例の場合には、ウェー3、14の各ヒューズ部FP1~FPn、FN1~FNnを適宜ハ上のTEGでの出力端子2の電圧レベル変化を測定切断することにより、これらインバータ回路13、14し、これを回路シミュレーションによって求めたデータ50の駆動能力を低下させると、図8に示すように、インバ

ータ回路14の出力電圧レベルの変化が緩慢になり、これに伴って出力段トランジスタ QPaの出力電圧も徐々に立ち上がるようになる。また、出力段トランジスタ QNa についても、インバータ回路15、16の駆動能力を低下させることにより同様の調整が可能である。

【0102】従って、本実施例では、バッファ回路の遅延時間を長くすることにより、出力段トランジスタQPa、QNaを流れる電流の変化率を小さくしてノイズの発生を抑制することができるようになる。

【0103】図9は本発明の第5の実施例を示すもので 10 あって、バッファ回路の回路図である。なお、上記図3 に示した第2実施例と同様の機能を有する構成部材には 同じ番号を付記して説明を省略する。

【0104】第5の実施例のバッファ回路は、PMOS 選択回路とNMOS選択回路を用い、調整用PMOSと 調整用NMOSのソースにヒューズ手段を設けたバッフ ア回路である。

【0105】第5の実施例のバッファ回路も、n組の相補型のPチャンネルMOSトランジスタQP1~QPnとNチャンネルMOSトランジスタQN1~QNnとによって第 202実施例と同様に構成されている。ただし、n個のPチャンネルMOSトランジスタQP1~QPnの各ドレインと出力端子2と間は直接接続され、各ソースと電源VDDとの間にそれぞれヒューズ部FP1~FPnが挿入されている。また、n個のNチャンネルMOSトランジスタQN1~QNnの各ドレインと出力端子2との間も直接接続され、各ソースと接地GNDとの間にそれぞれヒューズ部FN1~FNnが挿入されている。

【0106】即ち、第5の実施例も、第2実施例と同様に、上記図1に示したPMOS選択回路4をn-1個の 30 PチャンネルMOSトランジスタQP2~QPnで構成すると共に、NMOS選択回路5をn-1個のNチャンネル MOSトランジスタQN2~QNnで構成し、主PMOS及び主NMOSとなるPチャンネルMOSトランジスタQP1とNチャンネルMOSトランジスタQN1にもそれぞれ ヒューズ部FP1とヒューズ部FN1を設けたものである。 従って、ここでも、主PMOS及び主NMOSと調整用 PMOS及び調整用NMOSを特に区別しない。

【0107】上記構成のバッファ回路も、ヒューズ部下 P1~FPn、FN1~FNnを適宜切断することにより、任意 40 のMOSトランジスタQを切り離すことができるので、 第1実施例及び第2実施例の場合と同様に、製造プロセスのバラッキによってプロセス定数が変動した場合に回路特性を修正することができるようになる。

【0108】なお、第5の実施例の場合にも、第2実施例と同様に、ブルアップ抵抗 $RP2\sim RPn$ やブルダウン抵抗 $RN2\sim RNn$ が不要となる。

【0109】図5及び図22は本発明の第6の実施例をが出力端子2に接続されると共に、ソースが主PMOS示すものである。なお、上記図9に示した第5の実施例となるPチャンネルMOSトランジスタQP1のドレインと同様の機能を有する構成部材には同じ番号を付記して50に接続されて、これらの間に挿入されるようになってい

説明を省略する。

【0110】本実施例では、図5に示した出力バッファにおいて、出力段トランジスタQPa、QNaのゲートにそれぞれ接続される4個のインバータ回路13~16として本実施例のバッファ回路を用いた場合を示す。これらのインバータ回路13~16として用いたバッファ回路は、図22に示すように、それぞれ上記図9に示した第5実施例のものと同じ構成である。

【0111】上記構成の出力バッファにおいて、出力許可端子12がローレベルの状態で、データ入力端子10のデータがローレベルからハイレベルに変化したとすると、インバータ回路14の出力はハイレベルからローレベルに変わり、出力段トランジスタ QPaがONとなる。ところが、出力バッファの製造プロセスのバラツキによってインバータ回路13、14の駆動能力が必要以上に高くなると、図7に示すように、このインバータ回路14の出力電圧レベルの変化が急瞬なものとなり、これに伴って出力段トランジスタ QPaの出力電圧も急激に変化する。

【0112】そこで、図22に示したインバータ回路13、14の各ヒューズ部FPI~FPn、FNI~FNnを適宜切断することにより、これらインバータ回路13、14の駆動能力を低下させると、図8に示すように、インバータ回路14の出力電圧レベルの変化が緩慢になり、これに伴って出力段トランジスタ QPaの出力電圧も徐々に立ち上がるようになる。また、出力段トランジスタ QNaについても、インバータ回路15、16の駆動能力を低下させることにより同様の調整が可能である。従って、本実施例では、バッファ回路の遅延時間を長くすることにより、出力段トランジスタ QPa、 QNaを流れる電流の変化率を小さくしてノイズの発生を抑制することができるようになる。

【0113】図10及び図11は本発明の第7の実施例を示すものであって、図10はバッファ回路の概略回路図、図11はバッファ回路の回路図である。なお、上記図1から図3に示した第1実施例及び第2実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0114】第7の実施例のバッファ回路は、PMOS 選択回路とNMOS選択回路を用い、調整用PMOSと 調整用NMOSのドレインにヒューズ手段を設けたバッ ファ回路である。

【0115】第7の実施例のバッファ回路は、図10に示すように、図1に示した回路に副PMOSとなるPチャンネルMOSトランジスタQPOと副NMOSとなるNチャンネルMOSトランジスタQPOは、ドレインが出力端子2に接続されると共に、ソースが主PMOSとなるPチャンネルMOSトランジスタQP1のドレインに接続されて、これらの関に振りされるようになってい

る。また、NチャンネルMOSトランジスタQNOは、ソース及びドレインが主NMOSとなるNチャンネルMOSトランジスタQN1のソース及びドレインにそれぞれ接続されている。そして、これらPチャンネルMOSトランジスタQNOのゲートは、共通に制御入力端子3に接続されている。

【0116】また、第7の実施例のPMOS選択回路4は、図11に示すように、ドレインとヒューズ手段との接続が第2実施例とは異なるものとなっている。即ち、PMOS選択回路4は、n-1個のPチャンネルMOS 10トランジスタQP2~QPnからなる。これらのPチャンネルMOSトランジスタQP2~QPnは、それぞれのソースがPチャンネルMOSトランジスタQP1のソースに共通に接続されると共に、それぞれのゲートがPチャンネルMOSトランジスタQP1のゲートに共通に接続されている。そして、1個のPチャンネルMOSトランジスタQP1のドレインとPチャンネルMOSトランジスタQP1のドレインとの間は、n-1個のヒューズ部FP2~FPnの直列回路を介して接続され、残りn-2個のPチャンネルMOSトランジスタQP2~QPn-1のドレインが各ヒュ 20ーズ部FP2~FPnの間に接続されている。

【0117】NMOS選択回路5は、n-1個のNチャンネルMOSトランジスタQN2~QNnからなる。これらのNチャンネルMOSトランジスタQN2~QNnは、それぞれのソースがNチャンネルMOSトランジスタQN1のソースに共通に接続されると共に、それぞれのゲートがNチャンネルMOSトランジスタQN1のゲートに共通に接続されている。そして、1個のNチャンネルMOSトランジスタQN1のドレインとNチャンネルMOSトランジスタQN1のドレインとの間は、n-1個のヒューズ部 30FN2~FNnの直列回路を介して接続され、残りn-2個のNチャンネルMOSトランジスタQN2~QNn-1のドレインが各ヒューズ部FN2~FNnの間に接続されている。

【0118】上記構成のバッファ回路は、制御入力端子3がローレベルの場合には、PチャンネルMOSトランジスタQPOがONとなりNチャンネルMOSトランジスタQNOがOFFとなる。そして、第1実施例や第2実施例の場合と同様に、PチャンネルMOSトランジスタQN1~QNnとがそれぞれ一体として動作し、入力端子1の論理レベルを反転して出力端子2に出力するインバータとして機能する。また、制御入力端子3がハイレベルになると、PチャンネルMOSトランジスタQPOがOFFとなりNチャンネルMOSトランジスタQPOがOFFとなりNチャンネルMOSトランジスタQNOがONとなるので、出力端子2は常時ローレベルとなって、インバータとしての機能が非アクティブとなる。

【0119】このバッファ回路は、例えばPMOS選択 回路4におけるn-1個のヒューズ部FP2~FPnのうち のi番目のヒューズ部FPiを切断すると、この位置以降 のPチャンネルMOSトランジスタQPi~QPnが全て切 50

り離されて、残りのi-1個のPチャンネルMOSトラ ンジスタ QP1~QPi-1のみが動作することになり、実質 的なゲイン定数βPが減少する。そして、この場合に は、一体となったPチャンネルMOSトランジスタ QP1 ~QPi-1の駆動能力を低下させると共に、インバータの 入力反転電圧VINVを低下させることができる。また、 例えばNMOS選択回路5におけるn-1個のヒューズ 部FN2~FNnのうちのj番目のヒューズ部FNjを切断す ると、この位置以降のNチャンネルMOSトランジスタ QNj~QNnが全て切り離されて、残りのj-1個のNチ ャンネルMOSトランジスタQN1~QNj-1のみが動作す ることになり、実質的なゲイン定数βNが減少する。そ して、この場合には、一体となったNチャンネルMOS トランジスタ QN1~QNj-1の駆動能力を低下させると共 に、インバータの入力反転電圧VINVを向上させること ができる。

【0120】従って、本実施例のバッファ回路も、ヒューズ部FP2~FPnのいずれか1箇所又はヒューズ部FN2~FNnのいずれか1箇所を適宜切断することにより、任意個のMOSトランジスタQを切り離すことができるので、製造プロセスのバラツキによってプロセス定数が変動した場合に、回路特性を修正することができるようになる。

【0121】図12及び図13は本発明の第8の実施例を示すものであって、図12はバッファ回路の概略回路図、図13はバッファ回路の回路図である。なお、上記図10及び図11に示した第7実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。【0122】第8の実施例のバッファ回路は、直列PMOS選択回路と直列NMOS選択回路を用いたバッファ

【0123】第8の実施例のバッファ回路は、図12に示すように、図10に示した回路のPMOS選択回路4とNMOS選択回路5に代えて、PチャンネルMOSトランジスタQP1とNチャンネルMOSトランジスタQN1に直列に直列PMOS選択回路6と直列NMOS選択回路7を接続したものである。

回路である。

【0124】直列PMOS選択回路6は、図13に示すように、n-1個のPチャンネルMOSトランジスタQSP2~QSPnからなる。これらのPチャンネルMOSトランジスタQSP2~QSPnは、互いにソースードレイン間が直列に接続されると共に、この直列接続の一端のPチャンネルMOSトランジスタQSPのソースが電源VDDに接続され、他端のPチャンネルMOSトランジスタQSP2のドレインが主PMOSとなるPチャンネルMOSトランジスタQP1のソースに接続されている。そして、各PチャンネルMOSトランジスタQSP2~QSPnのゲートは、PチャンネルMOSトランジスタQP1のゲートに共通に接続されている。また、各PチャンネルMOSトランジスタQSP2~QSPnのドレインは、それぞれヒューズ

30

部FSP2~FSPnを介して電源VDDに接続されている。
【0125】直列NMOS選択回路7は、n-1個のNチャンネルMOSトランジスタQSN2~QSNnからなる。これらのNチャンネルMOSトランジスタQSN2~QSNnは、互いにソースードレイン間が直列に接続されると共に、この直列接続の一端のNチャンネルMOSトランジスタQSNnのソースが接地GNDに接続され、他端のNチャンネルMOSトランジスタQSNのドレインが主NMOSとなるNチャンネルMOSトランジスタQN1のソースに接続されている。そして、各NチャンネルMOSトランジスタQSN2~QSNnのゲートは、NチャンネルMOSトランジスタQN1のゲートに共通に接続されている。また、各NチャンネルMOSトランジスタQSN2~QSNnのドレインは、それぞれヒューズ部FSN2~FSNnを介して接地GNDに接続されている。

【0126】上記構成のバッファ回路は、制御入力端子3がローレベルの場合にはインバータがアクティブとなり、ハイレベルになると出力端子2が常時ローレベルとなってインバータが非アクティブとなる点は第6実施例と同じである。ただし、ヒューズ部FSP2~FSPnが繋が20った状態では、PチャンネルMOSトランジスタQSP2~QSPnが全て直列PMOS選択回路6から切り離されて、PチャンネルMOSトランジスタQP1のソースが直接電源VDDに接続されることになる。また、ヒューズ部FSN2~FSNnが繋がった状態では、NチャンネルMOSトランジスタQSN2~QSNnが全て直列NMOS選択回路7から切り離されて、NチャンネルMOSトランジスタQN1のソースが直接接地GNDに接続されることになる。

【0127】このバッファ回路は、ヒューズ部FSP2~ FSPnが全て切断されると、PチャンネルMOSトラン ジスタ QPIとPチャンネルMOSトランジスタ QSP2~ QSPnが一体となって動作し、この場合の実質的なチャ ンネル長が各MOSトランジスタQのチャンネル長の和 となり、上記数4、数5からゲイン定数もこれに応じて 低下する。また、ヒューズ部FSN2~FSNnが全て切断さ れると、NチャンネルMOSトランジスタQN1とNチャ ンネルMOSトランジスタQSN2~QSNnが一体となって 動作し、この場合の実質的なチャンネル長が各MOSト ランジスタQのチャンネル長の和となり、ゲイン定数も これに応じて低下する。従って、例えば直列PMOS選 択回路6におけるn-1個のヒューズ部FSP2~FSPnの うちのi番目までのヒューズ部FSP2~FSPiを全て切断 すると、この位置以降のPチャンネルMOSトランジス タQSPi~QSPnが切り離されて、残りのi-2個のPチ ャンネルMOSトランジスタQSP2~QSPi-1とPチャン ネルMOSトランジスタQP1のみが動作することにな り、全てのヒューズ部FSP2~FSPnが切断された場合に 比べ実質的なゲイン定数βPが増加してインバータの入 力反転電圧VINVを向上させることができる。また、例

えば直列NMOS選択回路7におけるn-1個のヒューズ部FSN2~FSNnのうちの j 番目までのヒューズ部FSN2~FSNjを全て切断すると、この位置以降のNチャンネルMOSトランジスタQSNj~QSNnが切り離されて、残りの j -2 個のNチャンネルMOSトランジスタQSN2~QSNj-1とNチャンネルMOSトランジスタQN1のみが動作することになり、全てのヒューズ部FSN2~FSNnが切断された場合に比べ実質的なゲイン定数 $\beta$ Nが減少してインバータの入力反転電圧VINVを低下させることができる。

【0128】従って、本実施例のバッファ回路も、ヒューズ部FSP2~FSPn又はヒューズ部FSN2~FSNnの切断を適宜回避することにより、任意個のMOSトランジスタQを切り離すことができるので、製造プロセスのバラッキによってプロセス定数が変動した場合に、回路特性を修正することができるようになる。

【0129】なお、本実施例では、副PMOSとなるPチャンネルMOSトランジスタQPOと副NMOSとなるNチャンネルMOSトランジスタQNOを設けた場合を示したが、図14に示すように、これらを設けないバッファ回路について図13に示したものと同様の構成の直列PMOS選択回路6と直列NMOS選択回路7を接続することもできる。

【0130】図15及び図16は本発明の第9の実施例を示すものであって、図15はバッファ回路の概略回路図、図16はバッファ回路の回路図である。なお、上記図10から図13に示した第7実施例及び第8実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0131】第9の実施例のバッファ回路は、PMOS 選択回路及びNMOS選択回路と直列PMOS選択回路 及び直列NMOS選択回路を用いたバッファ回路であ

【0132】第9の実施例のバッファ回路は、図15に示すように、副PMOSとなるPチャンネルMOSトランジスタQP0と副NMOSとなるNチャンネルMOSトランジスタQP0を設けたバッファ回路における主PMOSとなるPチャンネルMOSトランジスタQP1にPMOS選択回路4を並列接続すると共に直列PMOS選択回路6を直列接続し、主NMOSとなるNチャンネルMOSトランジスタQN1にNMOS選択回路5を並列接続すると共に直列NMOS選択回路7を直列接続したものである。そして、図16に示すように、PMOS選択回路4とNMOS選択回路5は、図11に示した第7実施例と同様の構成とし、直列PMOS選択回路6と直列NMOS選択回路7は、図13に示した第8実施例と同様の構成としている。

【0133】上記構成のバッファ回路も、制御入力端子 3がローレベルの場合にはインバータがアクティブとな り、ハイレベルになると出力端子2は常時ローレベルと

20

【図12】本発明の第8実施例を示すものであって、バ ッファ回路の概略回路図である。

【図13】本発明の第8実施例を示すものであって、バ ッファ回路の回路図である。

【図14】本発明の第8実施例の変形例を示すものであ って、バッファ回路の概略回路図である。

【図15】本発明の第9実施例を示すものであって、バ ッファ回路の概略回路図である。

【図16】本発明の第9実施例を示すものであって、図 16はバッファ回路の回路図である。

【図17】従来例を示すものであって、バッファ回路の 回路図である。

【図18】従来例を示すものであって、他のバッファ回 路の回路図である。

【図19】バッファ回路に発生するノイズを説明するた めの等価回路図である。

【図20】従来例を示すものであって、ノイズ対策を施 したバッファ回路の回路図である。

【図21】従来例を示すものであって、他のノイズ対策 を施したバッファ回路の回路図である。

【図22】本発明の第6実施例を示すものであって、図 5の出力バッファのインバータ回路として用いられたバ ッファ回路の回路図である。

## 【符号の説明】

- 1 入力端子
- 2 出力端子

QN1~QNn

- 3 制御入力端子
- 4 PMOS選択回路
- 5 NMOS選択回路
- 6 直列PMOS選択回路
- 7 直列NMOS選択回路

QP1~QPn **PチャンネルMOSトランジスタ** NチャンネルMOSトランジスタ

QSP2~QSPn PチャンネルMOSトランジスタ

QSN2~QSNn NチャンネルMOSトランジスタ

ヒューズ部 FP1~FPn

FN1~FNn ヒューズ部

FSP2~FSPn ヒューズ部

FSN2~FSNn ヒューズ部

RP2~RPn プルアップ抵抗

プルダウン抵抗 RN2~RNn

VDD 電源 接地 GND

なってインバータが非アクティブとなる点は第7実施例 及び第8実施例と同じである。しかも、ヒューズ部FP2 ~FPnのいずれか1箇所又はヒューズ部FN2~FNnのい ずれか1箇所を適宜切断することにより、実質的なゲイ ン定数 $\beta$ P、 $\beta$ Nを低下させると共に、ヒューズ部FSP2 ~FSPn又はヒューズ部FSN2~FSNnの切断を適宜回避 することにより、実質的なゲイン定数etaP、etaNを向上さ せることができるので、バッファ回路の回路特性の修正 をより適切に行うことができるようになる。

## [0134]

【発明の効果】以上の説明から明らかなように、本発明 のバッファ回路によれば、適宜ヒューズ手段を切断し又 は切断を回避して一部のMOSトランジスタを切り離す ことにより、回路特性を最適化することができるように なる。

## 【図面の簡単な説明】

【図1】本発明の第1実施例を示すものであって、バッ ファ回路の概略回路図である。

【図2】本発明の第1実施例を示すものであって、バッ ファ回路の回路図である。

【図3】本発明の第2実施例を示すものであって、パッ ファ回路の回路図である。

【図4】本発明の第3実施例を示すものであって、バッ ファ回路によって出力バッファを構成した場合の回路図

【図5】本発明の第4実施例及び第6実施例を示すもの であって、バッファ回路によって出力バッファを構成し た場合の回路図である。

【図6】本発明の第4実施例を示すものであって、図5 の出力バッファのインバータ回路として用いられたバッ 30 ファ回路の回路図である。


【図7】本発明の第4実施例を示すものであって、ヒュ ーズ部切断前の出力バッファの動作を示すタイムチャー トである。


【図8】本発明の第4実施例を示すものであって、ヒュ ーズ部切断後の出力バッファの動作を示すタイムチャー トである。


【図9】本発明の第5実施例を示すものであって、バッ ファ回路の回路図である。

【図10】本発明の第7実施例を示すものであって、バ 40 ッファ回路の概略回路図である。


【図11】本発明の第7実施例を示すものであって、バ ッファ回路の回路図である。










【図6】










【図11】




【図13】









【図21】





【図22】



フロントページの続き

(51)Int.Cl. 6

識別記号

FΙ

9473-5J

17/687

F

8321-5J

19/094

B